台积电（TSMC）在 2nm 制程节点将首度使用 Gate-all-around FETs（GAAFET）晶体管，另外 N2 工艺还能搭配 NanoFlex 技术，为芯片设计人员提供了灵活的标准元件。与现有的 N3E 工艺相比，预计 N2 工艺相同功率下性能会有 10% 到 15% 的提升，或者相同频率下功耗会下降 25% 到 30%，同时晶体管密度将提升 15%。
据相关媒体报道，台积电每片 300mm 的 2nm 晶圆的价格可能超过 3 万美元，高于之前预期的 2.5 万美元。相比之下，目前 3nm 晶圆的价格大概在 1.85 万至 2 万美元，而4/5nm 晶圆的价格在 1.5 到 1.6 万美元之间，无论如何，可以预见 2nm 晶圆的价格会有大幅度的提升。值得注意的是，台积电的订单报价包含多种因素，和具体的客户以及订单量有关，部分客户可能会有些优惠，3 万美元是一个较为粗略的数字。
为了应对市场对 2nm 工艺技术的强劲需求，台积电持续对该制程节点进行投资，2nm 晶圆厂将分布在中国台湾的北部（新竹宝山）、中部（台中中科）和南部（高雄楠梓）。新工艺将增加 EUV 光刻步骤，甚至有可能使用双重曝光，毫无疑问成本将高于 3nm 制程节点。
台积电计划 N2 工艺于 2025 年下半年进入批量生产阶段，客户最快在 2026 年前就能收到首批采用 N2 工艺制造的芯片，首个客户预计是苹果。
